実践UVM入門 検証のためのSystemVerilogクラスライブラリー /篠塚一也

[在庫なし]

販売価格
4,950
(税込)
送料無料
出荷目安:
1~2営業日で出荷
たまるdポイント(通常) 45

※たまるdポイントはポイント支払を除く商品代金(税抜)の1%です。

dカードでお支払ならポイント3倍
remove_shopping_cart在庫なし

  • 商品情報
  • レビュー
≪商品情報≫

著者名:篠塚一也
出版社名:森北出版
発行年月:2021年04月
判型:A5
ISBN:9784627856011


≪内容情報≫

SystemVerilogとともに、近年のハードウェア検証に必要不可欠となっているUVM(Universal Verification Methodology)。複雑な言語仕様をわかりやすく解説した、待望の入門書!

UVMの理解に不可欠なSystemVerilogの知識を押さえつつ、コンポーネント間通信(TLM)、クラスライブラリー、検証コンポーネント開発といった実務に欠かせないことがらを、開発例とともに丁寧にひもときます。

サンプルコードや検証環境の構築例も多数掲載。手を動かしながら実践で役立つ知識が身につけられるよう工夫されています。

【目次】
第1章 概要
第2章 TLM
第3章 UVMクラスライブラリーの基礎
第4章 UVM検証コンポーネントの開発
第5章 UVM検証環境構築例
第6章 補足

実践UVM入門 検証のためのSystemVerilogクラスライブラリー /篠塚一也のレビュー

投稿されたレビューは0件です。

この商品のカテゴリ

同カテゴリのおすすめ商品

別カテゴリのおすすめ商品

関連商品